本帖最后由 ohmanye 于 2013-9-10 13:43 编辑 36题怎么看都貌似2,4,8进制，而不是4 8 16进制 以开关C为例：C=1 ->Rd=0 -> Q1=Q2=Qn=0 ->C=0 稳定 cp1下降沿->Q1=1 Q2不变 cp1再一个下降沿 ->Q1=0 则cp2下降沿 ->Q2=1 -> C=1 ->Q1 Q2 Qn全部复位为0
36题怎么看都貌似2,4,8进制，而不是4 8 16进制
以开关C为例：C=1 ->Rd=0 -> Q1=Q2=Qn=0 ->C=0 稳定
cp1下降沿->Q1=1 Q2不变
cp1再一个下降沿 ->Q1=0 则cp2下降沿 ->Q2=1 -> C=1 ->Q1 Q2 Qn全部复位为0
2楼
呵呵，我也选的这个，也是这么分析的
回复
3楼
C闭合是二进制就能推出答案了
回复
4楼
我选的C 好像很少人选C
回复
5楼
想不通的波形图画出来。
Q0 Q1 Q2 是2 4 8
Q1 Q2 Q3 是4 8 16
题目中电路图是依次是16 8 4 （不要看错了）
以CP为基准，Q0是CP的二分频，Q1.....依次是上一个方波的二分频。这样说明白了吧。
回复
6楼
zhangzhang2010 发表于 2013-9-10 12:36 想不通的波形图画出来。Q0 Q1 Q2 是2 4 8Q1 Q2 Q3 是4 8 16兄弟，你忘了开关闭合时，一旦Q1 Q2 Q3为1就触发复位所有输出都变0了，你给我变个8以上的数出来看看审题要仔细
回复
7楼
呵呵，我选的是A（不会做，在A、B之间猜测，最终选A）
回复
8楼
zfhwlr 发表于 2013-9-10 14:39 呵呵，我选的是A（不会做，在A、B之间猜测，最终选A）那你赚到了:lol
回复
9楼
ohmanye 发表于 2013-9-10 12:49 兄弟，你忘了开关闭合时，一旦Q1 Q2 Q3为1就触发复位所有输出都变0了，你给我变个8以上的数出来看看审题 …无语，不是我变出一个8个数给你看不看的问题。。。。。。。。我只是看到有人讨论这个问题，发表下。好吧我就说最后一句。说完之后，不再来这个帖子。仿真没错，是0-7,8个状态，但是别忘了CLK时钟信号计数两次，才相当于一个（0-7其中一个）状态。接下来就是审题了，如果这个电路给考生做计数器使用，那么是不是要有输入信号。就是对谁计数。同样有输出信号，就是什么输出表示一个计数周期。bye bye
回复
10楼
明显是A嘛，有什么好争的，最高位永远为0。
回复
11楼
确实是A。因为是上升沿触发
回复
